『SerDes』で使われている高速化の回路技術 5つ

質問する人

「SerDes」のICを使った回路設計は初めて。

どんな技術で10Gbpsとか、高速データ伝送を実現しているの？

回路設計するときに参考にしたい。

こんな疑問にお答えします。

この記事の内容

【SerDes】高速データ伝送を実現する回路技術 5つ～ギガビット伝送を実現する仕掛けをご紹介～

差動伝送
AC結合（ACカップリング）
符号化（DCバランス）
CDR（クロック・データ・リカバリー）
イコライザ

この記事を書いているわたしは、デジタル回路設計歴20年です。これまでの経験と知識を活かし、現在はマネージャーとして商品企画や開発チームのサポートを行っています。

この記事では、「SerDes」のようなギガビットの高速シリアル伝送で使われている、高速化の回路技術5つを紹介します。わかりやすく説明していますのでぜひお読みください。

1 【SerDes】高速シリアル伝送を実現する回路技術（5つ）
2 ① 2本の信号線を使ってデータを送る「差動伝送」
- 2.1 差動伝送
- 2.2 シングルエンド伝送
3 ② 送信回路と受信回路を、コンデンサでつなぐ「ACカップリング」
4 ③ 「シンボル間干渉（ISI）」をへらす「符号化」
- 4.1 シンボル間干渉（ISI）
- 4.2 符号化（DCバランス）して信号出力
5 ④ クロックをデータから再生する「CDR」
- 5.1 スキュー調整が困難
- 5.2 クロックをデータに埋め込むCDR
6 ⑤ アイパターンを大きく開く「イコライザ」（Equalizer）
7 まとめ：SerDes高速化の回路技術

【SerDes】高速シリアル伝送を実現する回路技術（5つ）

SerDesのようにギガビットの高速シリアル伝送を実現するには、技術的にいろいろな工夫がされています。ここでは、以下の主要技術を紹介します。

高速化の仕掛け 5つ！

差動伝送
AC結合（ACカップリング）
符号化（DCバランス）
CDR（クロック・データ・リカバリー）
イコライザ

① 2本の信号線を使ってデータを送る「差動伝送」

差動伝送

高速化の工夫 1つ目は、「差動伝送」です。

信号の電圧振幅を小さくしているので、信号の立ち上がり/立ち下がり時間が短くなり、高速化しやすい、という工夫です。

「差動伝送」は、プラス（＋）とマイナス（－）の2本の信号線を使って、プラス信号とマイナス信号の、差（電位差）で動作します。「差動」の名前のとおり、両者の差をとります。

両者の電位差をとって、それがプラスであればHighレベル、また、電位差がマイナスであればLowレベルと判定します。

パソコンでよく使われるUSBも差動伝送です。数100Mbps以上の高速シリアル信号では、「差動伝送」が多く使われています。

>>「高速シリアルインターフェース規格まとめ」はこちら

差動伝送の回路としては、CML、TMDS、LVDSなどがあります。

CML（Current Mode Logi）・・・PCI Express、USB SuperSpeedで使用。
TMDS（Transition Minimized Differential Signaling）・・・DVI、HDMIで使用。
LVDS（Low voltage differential signaling）・・・液晶パネルなどで使用。

差動伝送の特徴

差動信号の電圧振幅を小さくしているので、信号の立ち上がり/立ち下がり時間が短くなり、高速伝送ができる。
差動信号の（＋）と（－）で磁界がキャンセルされるので、EMIノイズを小さくできる。
コモンで信号ラインにのってくる外来ノイズをキャンセルして、信号成分を取り出せる（ノイズに強い）

シングルエンド伝送

質問する人

「シングルエンド信号」ってことばもあるけど・・・。どんな意味？

回答

はい。「差動信号」に対して、「シングルエンド信号」ということばもあります。

「シングルエンド信号」は、1本の信号線とグランド線の「計2本」を使って、送信回路と受信回路をつなぐ信号のことです。

グランド（0V）を基準として、信号の電圧レベルが、しきい値より高ければHighレベル、また、しきい値より低ければLowレベルと判定します。3.3VのLVTTLやLVCMOSなどが、シングルエンド信号です。

serdes_parallel_vs_serial_4_3_single_end_1024

（わたしが回路設計駆け出しの頃は、回路と言えば、差動でなく、このシングルエンドの方のイメージでした。差動という回路方式を知ったのはだいぶ後でした。）

情報を提供する人

「シングルエンド伝送」を採用している高速シリアル信号の例では、「SDI（Serial Digital Interface）」という規格があります。

SDIの伝送レートは 3Gbps、6Gbps、12Gbpsなどがあり、特性インピーダンス75Ω の同軸ケーブルで接続します。放送機器分野で使われています。

② 送信回路と受信回路を、コンデンサでつなぐ「ACカップリング」

高速化の工夫 2つ目は、「ACカップリング」です。

送信回路と受信回路を「コンデンサ」を介してつなげる接続方式を、「ACカップリング」（AC結合）と言います。直流成分をコンデンサでDCカットします。

送信側回路と受信側回路をDC的に接続”しない”ので、両者の電位差が大きくてもICに直接高い電圧がかからず、ICピンの保護ダイオードなどを簡略化できます。

これで、ピンの寄生容量を小さくできるので、より高速化につながります。

また、送信回路側では、送信する信号のビットパターンのLowとHighが同じ数になるように 符号化（DCバランス）という変換をしてから送信します。

送信信号は、L→H、または、H→Lに常に変動する交流信号になっているので、コンデンサを介しても信号はきちんと送信回路から受信回路へ伝わります。

情報を提供する人

PCI Expressでは、ACカップリングコンデンサを、トランスミッタ側（TX）の信号ラインにだけ、挿入します。

レシーバ側（RX）には、コンデンサを挿入しません。

>> 「PCI Express」の記事はこちら

③ 「シンボル間干渉（ISI）」をへらす「符号化」

高速化の工夫 3つ目は、「符号化」です。符号化は、送信回路側の仕掛けです。

シンボル間干渉（ISI）

【問題点】同じ信号レベルが、長い間続くと、アイパターンがつぶれる（ISI）。

情報を提供する人

「シンボル間干渉」（ISI：Intersymbol Interference）とは、前のビットパターンの続き方によって、その後の信号波形が影響を受ける現象です。

たとえば、信号のLowレベルが長く続いた後に、Highレベルの信号がくると、前のLowレベルの状態を引きずってしまい、信号の振幅が規定電圧まで立ち上がるのに時間がかかってしまう現象です。

下図「NGの波形」の破線の赤丸（時間軸：3ns付近）に注目してください。本来は電圧0Vラインを超えるのが正しい動作ですが、0Vまで立ち上がれずに、次の立ち下りへ変化しています。

伝送レートが速くなると、信号が完全に立ち上がる前に次のビットが来てしまって、振幅が完全に立ち上がらない ⇒ アイパターンがつぶれる ⇒ データが化ける ⇒ 基板が誤動する、という症状が起こります。

■ ↓NGの波形：規定電圧まで上がりきっていない（Lowレベルが長時間つづいて、誤動作する場合）

equalizer01_ltspice_eye_usb3_5Gbps_ctle_off_2_isi_ng

■ ↓OKの波形：規定電圧まで立ち上がっている（正常動作する場合）

equalizer01_ltspice_eye_usb3_5Gbps_ctle_off_2_isi_ok

送信回路側であらかじめ、Low → High、または、High → Lowに、信号レベルが常に変動するようなビットパターンに変換してから信号出力します。この工夫により、ISIを低減できます。

符号化（DCバランス）して信号出力

【解決策】信号のビットパターンを変換する（符号化）。

このISI問題の対処法の一つとして、同じ信号レベルの状態が長く続かないよう、送信回路側で工夫します。

送信回路側ではあらかじめ、L→H、または、H→Lに、信号レベルが常に変動するようなビットパターンに変換してから信号出力します。
このデータ変換を、「符号化（エンコード）」と呼びます。

PCIe（Gen1）では、8ビットデータを、10ビットデータに変換する、「8B/10B」を採用しています。

↓ 以下は、4B/5B（4ビットのデータを、5ビットのデータに変換）の例です。

（符号化前） 4ビットデータ	（符号化後） 5ビットデータ
0000	11110
0001	01001
0010	10100
0011	10101
0100	01010

（4B/5B変換の例）

④ クロックをデータから再生する「CDR」

高速化の工夫 4つ目は、「CDR」です。

「CDR」（Clock Data Recovery）とは、送信データにクロック成分を埋め込んでデータを送信し、受信回路側でPLL回路を使ってデータ信号のエッジからクロックを再生する技術のことです。（名前のとおり、クロックを、データから、リカバリーします。）

スキュー調整が困難

【問題点】高速伝送では、スキュー調整がより難しくなる。

伝送レートが高速になると、データ信号とそれに並走する同期用クロック間のスキュー調整もより難しくなってきます。

クロックをデータに埋め込むCDR

【解決策】クロック信号線を使わ”ない”接続にする。

この対処法として、送信回路と受信回路間の信号に、クロック信号線を使わ”ない”接続にします。受信回路側で「CDR」という技術によってデータ信号からクロックを再生します。

受信回路側でデータ信号のエッジからクロックを再生しやすいように、送信回路側では、データを一定の規則で符号化（DCバランス）してから送信するよう工夫しています。

たとえば、PCI Express Gen1では、8ビットデータを10ビットデータへ変換する、8B10Bを採用しています。

情報を提供する人

Xilinx社FPGAの「MGT（Multi Gigabit Transceiver）」も、「CDR」機能を持っています。

Xilinx社FPGAのSerDes用ハードマクロに、「MGT（Multi Gigabit Transceiver）」というのがあります。このMGTも、CDR機能を持っています。こんな特徴です。

CDR方式のため、クロック信号線は不要。
符号化方式は、8B/10B、64B/66Bから選択可。
Aurora（Xilinx社独自のリンク層プロトコル）が使用可。

⑤ アイパターンを大きく開く「イコライザ」（Equalizer）

高速化の工夫 5つ目は、「イコライザ」です。

「イコライザ」とは、減衰した信号波形を補正して、閉じたアイパターンの開口を大きくする技術の一つです。

ギガビットの高速信号がプリント基板上を通過すると、波形がなまってアイパターンが閉じてしまう場合があります。この問題を解決するために、多くのSerDes ICは、「イコライザ」という回路技術を使っています。

equalizer01_ltspice_eye_usb3_5Gbps_ctle_on

プリント基板で信号劣化！

【問題点】プリント基板の影響で、アイパターンが閉じる。

一般的に、プリント基板の特性として、周波数が高くなるほど、基板自体の損失も大きくなります。

基板の損失の主な要因は、銅箔の表皮効果による「抵抗損」と、絶縁層の誘電体による「誘電損」です。

高速な信号がプリント基板上を通過すると、基板の損失の影響で、受信側ICに到達したときには信号振幅が小さくなってしまいます。特に、伝送レートがギガビットの高速信号は、プリント基板が持つ損失の影響を受けやすくなります。

イコライザで波形改善！

【解決策】「イコライザ」で、波形をキレイにする。

この劣化した信号波形を「イコライザ」という回路技術で補償すると、アイパターンが「ぱかっ」と開くようになります。

「イコライザ」は、プリント基板の信号波形を補償する回路ブロックです。歪んだ波形をキレイにしてくれます。

イコライザの代表例

↓ 下表は、SerDes ICが採用している代表的なイコライザです。

略語	名称	方式	説明
FFE	Feed Forward Equalizer フィード・フォワード・イコライザー	デジタル	・送信回路（トランスミッタ）で使用。・FIR（有限インパルス応答）フィルターで実現、　デエンファシスや、プリエンファシスの機能を包含。
CTLE	Continuous Time Linear Equalizer 連続時間線形イコライザ	アナログ	・受信回路（レシーバ）で使用。・ハイパスフィルターと、ローパスフィルタを組み合わせて実現。
DFE	Decision Feedback Equalizer 判定帰還型イコライザ	デジタル	・受信回路（レシーバ）で使用。・CTLEの後段に実装。・シンボル間干渉（ISI：Inter Symbol Interference）ジッターを低減。